PLL 기반 신호원의 Phase Noise 특성과 Loop Bandwidth에 따른 설계 Trade-off,
그리고 USB 3.0 환경에서의 지터 분석 및 컴플라이언스 테스트 방법까지
실제 계측 환경 중심으로 정리하였습니다.
설계 및 검증 업무를 위한 이번 달 주요 기술 콘텐츠를 지금 확인해보세요.
✍🏻 5월의 기술 콘텐츠 소개
1. 고속 디지털 설계를 위한 USB 3.0 컴플라이언스 테스트 가이드
- 지터분석에서 리포트 자동화까지
USB 3.0(USB 3.2 Gen 1)은 최대 5Gbps의 대역폭과 전이중(Full Duplex) 통신을 지원합니다.
본 가이드에서는 13GHz 대역폭과 40GSa/s 샘플링 레이트를 제공하는 RIGOL DS81304 디지털 오실로스코프를 활용한 하드웨어 셋업 절차를 다룹니다.
또한, 링크 초기화를 검증하는 LFPS 테스트 항목 측정법과 Rigol CTS 자동화 소프트웨어 및 SigTest 엔진 연동을 통한 자동화 리포트 생성, Total Jitter(TJ)·Deterministic Jitter(DJ) · Random Jitter(RJ) 분리 분석 및 Eye Diagram 평가 방법을 상세히 제시합니다.
2. Oscillator & PLL Architecture and Phase Noise Shaping
- 위상잡음 기본구조 백서 Chpater 2
Phase Noise는 개별 소자의 잡음 특성뿐만 아니라 발진기(Oscillator) 및 주파수 합성기(Frequency Synthesizer)의 아키텍처 전반에 걸친 잡음 전달 구조에 의해 형성됩니다.
PLL 기반 구조에서 루프 필터 특성에 따른 Noise Transfer Function에 의해 주파수 오프셋별로 잡음이 감쇄하거나 통과하는 Phase Noise Shaping 현상을 규명합니다. 더불어 Loop Bandwidth 선택에 따른 성능 Trade-off(Lock Time, Spurs 억제)와 Fractional-N PLL 구조에서 발생하는 이산적인 Spurs 문제를 Random Noise와 구분하여 분석하는 기술 전략을 담고 있습니다.
